技术编号:7523420
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及信道编码领域中的一种截短型高速TPC译码器的FPGA设计方法,具有实现复杂度低便于实现,处理译码信息速率高,且较高的编码增益和稳定性,能够灵活满足工程需求等优点。背景技术随着通信技术的发展,纠错编码技术在提高信息传递可靠性方面越来越引起人们的广泛关注。1994年法国的R. Pyndiah等人受迭代译码思想的启发,在Chase算法的基础上提出了线性分组码的软输入软输出(SISO)迭代算法,并将Turbo码迭代译码思想用于乘 积码中,形成了 TPC码...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。