技术编号:7525253
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种生成基准时钟的基准频率生成电路,进一步具体而言涉及的是一种基准时钟的频率修正技术。背景技术迄今为止,像PLL (锁相环路)、DLL (延迟锁相环路)那样的时钟生成电路根据基准频率生成具有所需频率的时钟。作为这种生成基准频率的电路示例,能够列举出专利文献I中所记载的基准频率生成电路。在专利文献I的基准频率生成电路中实施反馈控制,使得由振荡电路生成的两个振荡信号的振幅恒定。由此,能够抑制因振荡控制电路的延迟时间变动弓I起的基准时钟的频率变动。 专...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。