技术编号：7525563
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于信号处理技术，具体涉及数字延迟技术。背景技术延迟是信号处理的一个基本操作，随着数字技术的发展，数字延迟线在雷达、通信等领域得到越来越广泛的应用。采用FPGA芯片，通过硬件编程实现数字延迟线是当前的一个设计趋势。采用FPGA芯片实现数字延迟，其延迟的时长是通过预设队列FIFO(先入先出队列)中数据存储区的长度来实现的。如图1所示，当需要延时N个时钟周期，则设置数据存储区的长度为N。这样，本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。