技术编号：7525586
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于CMOS电路，特别涉及键扫式状态选择电路。背景技术在低功耗、低成本的时钟类电路中，由于电路的简单结构决定了很多使用是通过端口绑定来选择电路的不同工作状态。由于成本需求，电路通常有一个初始默认状态，导致在绑定选择其它状态时会产生出一个固定存在的直流通路极大增加电路的功耗。为了降低此功耗，传统结构将会引起生产成本增加以及可靠性下降的问题。以上拉结构为例，传统的上拉结构如图1、图2所示。上拉结构普遍采用上拉电阻或者上拉管来实现完成。使用上拉管或者上拉电...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。