技术编号:7530423
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及一种高性能射频锁相环芯片设计,尤其涉及一种可优化VCO相位噪声性能的新型开关结构,属于半导体集成电路。背景技术锁相环作为时钟频率合成模块或者射频芯片中的本振频率合成模块,在各种芯片产品中有着广泛的应用。随着电子产业的发展以及各种新的通信标准的提出,人们对单芯片集成更多通信协议的要求越来越高,不同通信协议占用频带的不同意味着锁相环在保证良好相位噪声性能的同时需要有更宽的频率覆盖范围。经典的模拟锁相环电路模块包括鉴频鉴相器(PFD)、模拟环路滤波器(...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。