技术编号:7531566
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及用来产生时钟信号的装置。用于电视接收机和录像机信号源的、具有诸如在屏幕上显示文本和画中画之类特点的数字视频信号处理系统,可能需要相位锁定于行同步信号上的时钟信号,这种时钟信号称为行锁定时钟。为了产生行锁定时钟,形成锁相环(PLL),用作大规模CMOS视频信号处理集成电路中的结构单元,可能是有利的。在这样的PLL中,具有抖动小于2ns、范围为25~40MHz的时钟频率,可能是合乎理想的。这样的PLL中,离开芯片的各分量只利用一条引出腿,可能是合乎理...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。