技术编号：7532436
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种最大似然译码，且特别涉及一种通过Viterbi译码(维特比译码)来产生数据译码可靠性的方法及利用该方法的最大似然译码器。通常，Viterbi译码器的最大似然率判定电路(ML D)能够产生译码数据以作为0或1的硬判定数据。虽然已经有了软判定为数据，但是这种软判定数据电路仅被设计成用以接收作为量化多级信号的输入模拟信号，以便于增大其编码增益。为实现译码数据的更大可靠性，软判定译码数据发生器已被拟用于附图说明图1所示的日本公开号为NO.3-1545...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。