技术编号:7535966
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路设计领域,用于高速超大规模集成电路的时钟树设计。具体涉及一种利用电容耦合方式传递差分电流信号,进而实现高速时钟信号传播的时钟树结 构。背景技术在大规模同步集成电路中,时钟作为所有电路工作的统一时标而显得异常重要。为了保证在电路的每个角落都能获得同步的时钟信号,在传统的芯片设计中,通常专门将时钟的分布与传播组成树形结构,通过路径上缓冲器的插入来保证时钟树的每个叶节点到根节点具有接近的传播延迟,使得任何一块逻辑电路的时钟输入得以同步。图2表示...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。