技术编号:7537631
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及串行数字数据的接收电路,特别涉及使用了在串行数字数据的接收电路中所使用的DLL(延迟锁定环)电路的等相位多相时钟信号发生电路。背景技术 在近年的高速串行数字数据的接收电路中,在进行数字数据的解调时,一般采用使用与串行化的码元比特数的N倍的传送时钟信号的周期同步的等相位多相时钟信号的码元样本信号对串行数字数据进行采样的方式。在使用了这样的利用与传送时钟信号的周期同步的等相位多相时钟信号对串行数字数据进行采样的方式的接收电路中,为了生成等相位多相时钟...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。