技术编号:7537707
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明一般地涉及集成电路,更具体地涉及低漏电及数据保持电路。背景技术 大多数集成电路具有减少总功耗的设计目标。由集成电路消耗的总功率包括动态功耗以及静态(standby)漏电流消耗。设计集成电路时的难点在于,在保持集成电路性能及成本目标的同时减少动态功率以及漏电功率。在互补型金属氧化物半导体(CMOS)中,会发生各种类型的漏电,例如,PN结反向偏置电流、亚阈值漏电(subthreshold leakage)、氧化物隧道电流、热载流子注入造成的栅电流、栅极引...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。