技术编号：7537789
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及卷积译码，更具体而言涉及并行维特比译码器。维特比算法被广泛地应用于不同的信号处理系统，例如与通信或存储有关的那些信号处理系统，以对有噪信道上传送的数据进行译码以及校正位错误。该算法利用了来自发送器的输入位的非随机特性。在发送器上卷积编码器的配置将使得体现输出符号的一些假设位序列不可能。测量在所接收到的符号与可能的位序列之间的距离，并且随着每次接收到的编码符号或“输出符号”被译码而累加这些测量。每次为下一迭代保持最近的序列。在预定数量的迭代之后，建...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。