技术编号：7538435
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及延迟电路，并且具体地，涉及抑制依赖于制造条件变化的延迟电路以及具有所述延迟电路的半导体装置。背景技术 半导体装置在容量方面越来越增加了。在动态随机存取存储器(在下文中缩写为DRAM)中，1吉比特的DRAM已被投入实际使用。在这样的半导体装置中，使用通过递降或降低外部电源电压获得的内部电源电压。然而，在内部电源电压为递降低电压的情况下，响应制造条件的变化，例如晶体管阈值电压的变化，内部电路的延迟时间变化很大。因此，定时生成电路中延迟电路的延迟时间变...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。