技术编号:7540690
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属微电子领域,涉及一种用于全数字锁相环的鉴相器;该鉴相器在保证鉴相器功能正确的前提下,能降低鉴相器的功耗。本发明对传统鉴相器进行了改进,其中累加型计数器的输出为各个参考时钟周期内原传统的计数器输出码值累加的结果,而不是单一的一个时钟周期之内的输出码值,因此累加型计数器可直接由DCO的输出信号驱动;交换了时间-数码转换器的输出在数字鉴相器中的运算顺序,使整个鉴相器的运算步骤减少,从而降低了鉴相器结构的功耗,并使电路结构更加简单,易于实现。本发明所述鉴相...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。