技术编号:7540964
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明提供一种缓冲电路(20)的驱动方法,所述缓冲电路(20)具有输出端子(26);第1晶体管(21),其连接于包含第1电压以及比第1电压低的第2电压的时钟信号的信号源(23),用于将第1电压供给到输出端子(26);和第2晶体管(22),其连接于供给比第1电压低的第3电压的电压源(27),用于将第3电压供给到输出端子(26),所述驱动方法中,在时钟信号为所述第1电压的期间(C),使第1晶体管导通,在继第1电压的期间(C)之后的时钟信号为第2电压的期间,使第...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。