技术编号:7543586
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型提出一种FPGA互连结构。所述的FPGA互连结构包括第一级多路复用器和至少另一级多路复用器,其中第一级多路复用器的输出信号构成所述至少另一级多路复用器的输入信号;所述至少另一级多路复用器包括多个多路复用器,所述多个多路复用器具有相同的多位第一输入信号。多位数据通路经过基本相同的绕线路径,即每条通路的延时基本相同,从而保证了数据的正常传输,并减小了具有相同输入的多路复用器间的设计面积。专利说明一种面积优化的FPGA互连结构[0001]本发明涉及FP...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。