技术编号:7543737
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及PLL电路参考时钟切换电路系统,晶振A和晶振B的输出端分别连接摸拟开关的输入端,摸拟开关的输出端通过分频器A与鉴相器连接,PLL模块中寄存器的CLK、DATA输入端分别接单片机,PLL模块的鉴相器输出CP端口接环路滤波器的输入端,环路滤波器的输出端和调制信号分别连接加法器的两个输入端,加法器的输出端连接PLL模块的VCO的调谐电压输入端口,VCO通过分频器B与鉴相器连接;单稳态电路的输出端连接开关的输入端,开关的输出端连接模拟开关的选择输入端...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。