技术编号：7545418
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明公开了一种基于FPGA的高速组合RS编译码器，主要解决现有技术的可移植性差、运算速度低及纠突发错误弱的问题。其包括发送端缓冲模块、控制模块、RS码编码模块、交织模块、接收端缓冲模块、解交织模块、RS码译码模块七个模块，其中在发送端缓冲模块加入了码长控制信号，将信息组经RS编码后进行交织并将其发送至信道；在接收端缓冲模块分别加入了码长控制信号和修正因子，将接收码组送入解交织模块进行解交织，在RS译码模块采用单时钟上升沿下降沿双控制，并使钱搜索子模块和法...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。