技术编号:7545778
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。一种用于生成时钟信号的系统,包括锁相回路(PLL)和电压存储电路。PLL包括基于控制电压生成时钟信号的压控振荡器(VCO)。电压存储电路包括单位增益放大器(UGA)和第一、第二和第三开关。在PLL从运行模式转变到停止模式之前,第一开关连接UGA的输入端和VCO的输入端以采样控制电压。当PLL处于停止模式时,第二开关连接UGA的输入端和输出端以存储所采样的控制电压。当PLL从停止模式转变到运行模式时,第三开关连接UGA的输出端和低通滤波器(LPF)的输入端以...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。