技术编号:7616876
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明总体涉及收发器。特别地,本发明涉及收发器中的串行器/解串器(serializer/deserializer,SERDES)组件,及发送时钟信号相位与接收时钟信号相位之间的锁相。背景技术 接收器中的串行器/解串器(SERDES)可将高速串行数据变换成低速并行数据。该并行数据然后可被处理并被传递给发送器。在发送器中,该低速并行数据又被变换回来自SERDES设备的高速串行数据。SERDES设备常用于控制外部设备,或用作中继器,容许数据从一个外部设备(如硬盘...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。