技术编号：7692882
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明属于网络互连设备，特别涉及高速数据链路控制(HDLC)协议接收处理模块的结构设计及其数据处理方法。HDLC协议处于开放系统互连(OSI)七层网络参考模型的第二层数据链路层。HDLC协议的数据帧结构如附图说明图1所示，图中HDLC数据帧以16进制数7E(0x7E)为帧起始、帧结束标志，在帧结束符前还有一个帧校验字段(FCS)用来进行数据的帧校验(CRC)，该字段为可选字段，可以没有帧校验。帧与帧之间用0x7E或0xFF填充，两个连续帧可以共享一个0x7...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。