技术编号：7723084
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及一种数据接口 ，更具体地，涉及一种数据传输装置及一种数据接收装 置。背景技术—般来说，RSDS (抑制摆幅差分信号)或微型-LVDS (低压差分信号)作为时序控 制器与源驱动器之间的接口已公知。然而，这两种方法需要很多条线路，具有不同的高频操 作。 图1是传统传输信号的波形。 为了解决上述缺点，如图1所示，时钟信号(CLK)以多电平(multi-level)方式嵌 入以减少信号线，并报告能够实现高频操作的AiPi(高级面板内部接口 )。然而，这种...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。