技术编号：7803346
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明提供。由M个相同的CMOS传感器、1片CPLD/FPGA和1个晶体钟源组成。传感器按正M边形放置，系统时钟信号线、配置信号线、休眠信号线分别连接在一起由CPLD/FPGA驱动，任取一个CMOS传感器的帧同步信号、行使能信号、像素时钟信号代替其他CMOS传感器与CPLD/FPGA相连，每个CMOS传感器的数据线分别接到CPLD/FPGA，CPLD/FPGA并行读入传感器数据，按时分复用方式从非标准化图像接口输出带有帧同步、行使能、像素时钟信号的全景图像...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。