技术编号：7965939
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。技术领域本发明涉及处理器系统总线，特别是涉及动态调整对系统总线上数据采样并提供给微处理器核心的时间，其中该时间不依据担保的数据有效时间，而依据源同步数据选通沿的检测。背景技术 当前的采样数据总线，诸如可在其通过系统总线与其他器件通信以交换数据的微处理器或集成电路(IC)器件中采用的采样数据总线，通过数据信号接收系统总线上的数据。通过数据准备就绪信号DRDY(由发送数据的器件声明(asserted))指示数据信号在系统总线上。通常按总线时钟信号BCLK同步地将数据和DRDY信号声明(asserted)和取消声明(de...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。