技术编号:8141652
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。技术领域本发明涉及一种。 背景技术在制造布线电路基板时,通过减去法(寸y卜,々f 4 )等在基板上形成导 体图案作为布线图案。另外,通过对导体图案的一部分实施电解镀处理来形成连接端子。为 了进行电解镀处理,需要对导体图案供电。因此,在形成导体图案时,要形成从要形成连接 端子的部分延伸到基板上的一端部的供电用布线部(下面,称为镀处理用引线)。从该镀处 理用引线对导体图案供电。例如,根据日本特开2006-287034号公报,在制造使用于半导体装置的被称为 BGA(Ball Grid Array 球珊阵列)的布线电路基板...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。