技术编号:8257890
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。在FPGA设计中,经常要用到乘法操作。而在FPGA的芯片架构中,通常会拥有大量的进位链用于实现加法操作。现有技术中,在FPGA芯片中利用加法进位链实现乘法功能的研究目前还处于空白状态,而利用其他方法实现乘法的功能时,由于最终乘积的串行加法运算的次数往往过大,从而造成整个FPGA芯片运行效率低。发明内容本发明的目的是针对现有技术的缺陷,提供了一种基于FPGA芯片的乘法器,该乘法器可以利用FPGA芯片中的加法进位链来实现乘法的功能。为实现上述目的,本发明提供了...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。