技术编号:8301231
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于集成电路,具体涉及一种FPGA (现场可编程门阵列)中时钟网络的遍历测试方法。背景技术FPGA作为一种半定制的集成电路,既解决了专用集成电路设计周期长,制造成本高和生产工艺复杂的不足,又避免了原有可编程逻辑器件门电路数量有限和工作频率较低的缺点。FPGA可以通过硬件描述语言Verilog HDL或VHDL对其编程,用户使用硬件描述语言设计电路,再通过相应的FPGA开发软件编译生成位流文件下载到FPGA芯片中,从而将FPGA芯片快速配置成所设计的电...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。