技术编号：8319321
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 在具有数字(或，混合的数字和模拟）电路的集成电路（IC)的电子设计自动化 (EDA)设计流程期间，通常在硬件描述语言（HDL)(如，Veri log和VHDL)中使用寄存器传输 级（RTL)抽象来生成IC的高级别表示，从标准单元库中选择标准单元设计及其特性。就存 储信号值的寄存器，以及对信号值执行逻辑操作的组合逻辑，限定RTL描述。通常RTL描述 被转换为门级描述(诸如，网表)，其由放置和路由工具使用来生成物理布局。 IC的正确操作和性能常常受时序考量限...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。