技术编号:8320706
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明是关于一种,特别是关于一种可避免邻近的导电层短路的连接器存取区域设计及其制造方法。背景技术集成电路的尺寸持续变得更小,以便配合一既定面积中的更多电路。多层集成电路已经使在一组平行导电层中的导电层的宽度,以及分离导电层的介电层的宽度缩小。然而,关于层间连接器(包括接触个别的导电层的插塞及通道)的侧向尺寸或直径常常是足够大的,以能使单一层间连接器接触两个邻近的导电层的可能性已经变成一项间题。虽然已因应于此关键所在来设计各种机构,但是没有一种对于所有情况而...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。