技术编号:8399386
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 本发明设及3D集成电路,并且更特别地设及用于抑制円锁(latch-up)和噪声禪 合的结构与方法。背景技术[000引典型的CMOS电路包括布置成形成平面或多栅极MOS晶体管的N型区域和P型区 域。彼此相邻的相反传导性类型的区域典型地形成寄生pn结和双极型晶体管结构。虽然通 常是反向偏置,但也可能发生该些结构变成正向偏置的状况。当发生该情况时,正反馈回路 接着发生,该提供了从正供应电压到接地的低电阻电流路径,由此干扰了电路的正常运转, 并且在严重的情况下,...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。