技术编号：8447215
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。多时钟域的处理是系统级芯片(SOC)设计中的一个重要环节。如果对其中出现的特殊问题估计不足，将对设计造成灾难性后果。数据跨时钟域传输时如何保持系统的稳定，顺利完成数据的传输是每个设计者都需要关注的问题。因为不同时钟域，每一个触发器都有其规定的建立(setup)和保持(hold)时间参数，在这个时间参数内，输入信号在时钟的上升沿附近是不允许发生变化的。如果在信号的建立时间中对其进行采样，得到的结果将是不可预知的，即亚稳态。在多时钟域中，在进行电路设计时，必须...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术注重原理思路，无完整电路图，适合研究学习。