技术编号:8458386
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明属于半导体器件领域,涉及一种超结MOSFET结构及其制作方法。背景技术VDM0SFET(高压功率M0SFET)可以通过减薄漏端漂移区的厚度来减小导通电阻,然而,减薄漏端漂移区的厚度就会降低器件的击穿电压,因此在VDM0SFET中,提高器件的击穿电压和减小器件的导通电阻是一对矛盾,超结MOSFET采用新的耐压层结构,利用一系列的交替排列的P型和N型半导体薄层,在较低反向电压下将P型N型区耗尽,实现电荷相互补偿,从而使N型区在高掺杂浓度下实现高的击穿电压...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。