技术编号:8514385
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。请参阅图4所示,一般具有数字输出入界面的集成电路50,会在其内部电路51的各信号输出端与对应的输出垫53之间加入一输出缓冲器52,确保其输出信号电位为高电位或低电位。以常见5V或3.3V工作直流电压的集成电路50来说,其输出垫53或电源端Vdd> Vss易生静电VESD,因此,通过输出缓冲器52的PMOS电晶体元件或NMOS电晶体元件的寄生正向二极管Dl及寄生逆向二极管D2,将正静电或负静电Vesd导入直流电源的高电位端Vdd或低电位端Vss,由于高...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。