技术编号：8624267
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。如图1所示，DRAM中每个O⑶里面包括8个驱动模块。其中控制信号sel〈81>分别控制8个驱动模块的使能输出。当sel〈x>(其中X为I到8的整数)为高电平时，驱动模块X开启，输入数据data_in通过驱动模块传到data_out ；当sel〈x>为低电平时，驱动模块X关闭，输出为高阻态。所以通过设置sel〈8l>可以控制O⑶的输出阻抗。其中data_in/data_out是高速数据信号，sel<81>是静态控制信号。如...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
该类技术无源代码，用于学习原理，如您想要源代码请勿下载。