技术编号:8771488
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。计算机以及各种电子设备广泛的应用于现代生活的各个方面,对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快,存储器的功耗就越来越大。基于FIFO架构设计的延迟计数器需要两个异步的时钟分别产生计数器FIFO的输入指针和输出指针。图1 中外部时钟信号elk经过δ O延迟(RCV延迟电路)产生内部时钟信号clk_rcv ;内部时钟信号clk_rcv经过δ dll延迟(DLL延迟电路)产生延迟时钟信号clk_dll ;延迟时钟信号clk_dll比外部时...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术无源代码,用于学习原理,如您想要源代码请勿下载。