技术编号:8772625
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。随着近年来模拟数字转换器(ADC)的速率越来越高,高速数据如何输出到芯片外为工程师带来极大的挑战。在高速I/O接口领域,出现了 CML (电流模逻辑)、并行LVDS (低压差分传输)、串行JESD等各种传输协议。其中,LVDS接口由于低电压差以及抗干扰强等优点,在并行数据传输中获得广大工程师的青睐。传统的LVDS驱动电路如图1所示。整个电路由主体驱动电路、共模反馈电路和预驱动的缓冲器组成。由于LVDS接口标准规定,LVDS输出的共模电压在1.2V附近的范围...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。