技术编号:8866664
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本实用新型涉及芯片领域,尤其是一种低失配时钟输出电路。背景技术参见图1,普通的DRAM芯片时钟树信号线布线方法。在一般情况下,DRAM芯片的时钟输出电路中的时钟树信号线会严格遵守树状结构布线,使时钟从时钟产生电路到每一个时钟输出模块所经过的路径完全匹配,甚至相同,这样才能使得每一个时钟输出模块输出的时钟之间偏差最小,数据和时钟输出范围才能有更大的裕量,DRAM芯片可以工作在更高的频率下。但是现实情况是,即便时钟产生电路与时钟输出模块之间的时钟树信号线采用树...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。