技术编号：8905070
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及数据处理领域，特别涉及一种缓冲区并发访问方法及装置。背景技术支持并发访问的缓冲区一般以特定数据结构+全局锁来实现；其中，所谓并发访问为多个线程在不同的时刻均能够访问该缓冲区，而缓冲区在某个时刻仅仅允许一个线程访问；而所谓数据结构可以例如同步队列，哈希表、同步链表等。现有技术中，以同步队列为例，如果写线程被CPU唤醒而访问缓冲区时，需要调用相应的条件变量(即写条件变量)以获得全局锁，在写入数据之前首先在队尾新建一个内容为空的节点，而为了保证队列的有...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。
请注意，此类技术没有源代码，用于学习研究技术思路。