技术编号：8923568
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。本发明涉及液晶模组的显示和测试，具体涉及一种基于FPGA(Field —Programmable Gate Array，即现场可编程门阵列)的逻辑画面叠加装置及方法。背景技术随着液晶显示模组的分辨率越来越大，显示效果越来越清晰，对模组的研发、生产、检测等环节的技术要求也越来越高。因此在对模组的检测环节中，既需要对模组的每个像素的工作状态进行检测，又需要对模组对显示整体画面效果进行检测，为达到这两个目标，需要通过用不同类型的画面点屏来实现，如通过叠加的逻辑画...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。