技术编号:8942944
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 屏障同步为并行编程的关键原语。它可以应用于共享存储器的高速缓存的内核之 间,或内核簇之间,每一个簇具有其本地存储器,且该簇通过网络连接。 在中提到了硬件同步屏 障。 根据该文章,每一个内核或内核簇都具有能够在同步模式中配置的邮箱。在此模 式中,到来消息的有效负载与该邮箱的过往内容进行按比特"或",并且假如新内容的所有 比特为1,则仅通知主内核。发明内容 本文提供了一种用于同步多个处理单元的方法,包括如下步骤配置目标处理单 元中的同步寄存器,以使得其内容仅...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。