技术编号：9201805
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。近年，随着通讯技术及信息处理技术的发展而要求半导体装置的小型化及高速化。为应对此而存在如下技术，即在半导体装置中，通过积层有复数个半导体芯片的三维安装而缩短零件间的配线长度来应对动作频率的增大，且提高安装面积效率。例如，在NAND(与非)型存储器等半导体装置中，自小型化及高速化的观点考虑而有在同一配线基板上积层有控制器芯片与存储器芯片的三维安装构造。作为三维构造，例如研究有以芯片贴装膜(Die Attach FilmDAF)等粘接层覆盖控制器芯片且在粘接层...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。