技术编号:9262159
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体制造领域,具体涉及一种。背景技术随着半导体技术的不断进步,半导体器件的特征尺寸逐渐变小。而半导体器件特征尺寸的逐渐变小给半导体制造工艺提出了更高的要求。以互补金属氧化物半导体(CMOS)器件为例,随着器件本身的尺寸的减小,为了适应这种变化,现有技术中开始应用后栅(gate last)金属栅工艺形成金属栅极,以获得性能更为理想的栅极。这种工艺通常先在衬底上形成伪栅(dummy gate),并通过所述伪栅定义源漏区;在形成源漏区之后,在衬底上形...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。