技术编号：9308736
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 近年来，在制造半导体装置时，使用将半导体芯片薄型化，再进一步一边将其利用 娃贯通电极（TSV!throughsiliconvia)进行接线，一边逐步层叠为多层的半导体制作技 术。为实现该技术，需要将形成有半导体电路的晶片通过非电路形成面（也称作"背面"） 研削进行薄型化、进而对背面进行包含TSV的电极形成的工序（例如，参照专利文献1)。 在这种半导体制作技术中，为弥补薄型化所引起的强度不足，而在晶片上接合有 支承体的状态下进行背面研削。另外，在形成贯通电...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。