技术编号：9348940
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。 本发明涉及定位片上系统时序逻辑错误，尤其涉及一种定位片上系统时 序逻辑错误、错误率计算及其应用方法。背景技术 动态电压频率缩放（Dynamic Voltage Frequency Scale，DVFS)技术是一种能够 优化处理器能耗的方法，它允许处理器在运行时动态地改变其时钟频率和供电电压。这种 技术可以在软件层面上和硬件层面上来实现。在硬件层面上，电压和频率的降低带来的直 接后果就是可能会发生时序逻辑错误，会影响处理器的正常工作。一种传统的方法就是利 ...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考，增加技术思路，做技术知识储备，不适合论文引用。