技术编号:9379664
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。在半导体电路技术中,时钟信号被用作参考信号,用于调整系统或电路中的操作时序。当自外部装置或外部系统被输入的时钟信号被用于所述电路或系统中时,将不可避免地由内部电路造成时钟偏移。一种半导体器件,举例来说,一种半导体存储器件需要补偿上述时钟偏移,并产生具有与外部时钟信号相同相位的内部时钟信号。为了产生与所述外部时钟信号相同相位的内部时钟信号,所述半导体器件包括嵌入其中的延迟锁相环(DLL, delay locked loop)或锁相环(PLL, phase l...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。