技术编号:9419043
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及半导体,特别涉及一种半导体器件及其形成方法、一种静电放电保护方法。背景技术随着集成电路制造工艺水平进入集成电路线宽的深亚微米时代,CMOS工艺特征尺寸不断缩小,晶体管对于高电压和大电流的承受能力不断降低,深亚微米CMOS集成电路更容易遭受到静电冲击而失效,从而造成产品的可靠性下降。静电在芯片的制造、封装、测试和使用过程中无处不在,积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放,而造成ESD (Electrostatic Discha...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。