技术编号:9472782
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。半导体器件的衬底区域与栅极氧化层的缩小会导致载流子的迀移率降低,进而半导体器件的开态电流也会降低影响半导体的性能,空穴迀移率、锗的电子迀移率都影响着半导体器件的性能,所以目前主要通过提高载流子的迀移率来提高半导体器件的性能。图1为现有技术中由干法刻蚀形成的U型硅腔I的结构示意图,通过硅腔I将引入的嵌入式锗硅的含量增加,从而增加半导体器件的性能,但是U型硅腔I的容积较小,增加错娃与娃间的应力,如此设计的娃腔I窗口反而不能有效的提尚错娃间的应力,载流子的迀移率...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。