技术编号:9489265
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。 本发明涉及数字电路领域,尤其涉及一种。背景技术 在数字同步电路中常采用触发器或锁存器作为存储单元,这两种器件都定义了 一个信号的时序要求,只有满足了这个时序要求这两种器件才可以正确地在输入端获取 (capture)数据、在输出端产生数据。这两种器件都易进入亚稳态,所谓亚稳态是指触发器 或锁存器无法在某个规定时间段内达到一个可确认的状态。当触发器或锁存器进入亚稳态 时,既无法预测触发器或锁存器的输出电平,也无法预测触发器或锁存器输出何时才能稳 定在某个正确...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
请注意,此类技术没有源代码,用于学习研究技术思路。