技术编号：9505364
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。随着集成电路持续发展，各种元件的尺寸也不断缩小，而如此密集的电路与缩小的元件往往也造成半导体制程变得更加复杂。一般而言，当晶圆(wafer)上的集成电路完成制作后，将晶圆进行分割，再加以包装成封装(package)元件的型式。然而在上述过程中，所形成的晶片尚需经历各种不同的测试，以确保最后制作完成的封装元件可符合所需的功能规范，且具备足够要求的良率。在故障性分析(failure analysis)技术中对晶片进行分析时，一般先对晶片进行封装(Package...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。