技术编号:9508195
提示:您尚未登录,请点 登 陆 后下载,如果您还没有账户请点 注 册 ,登陆完成后,请刷新本页查看技术详细信息。本发明涉及集成电路,特别是涉及一种用于集成电路的数字延时实现方法及电路。背景技术目前,数字延时电路的实现一般是根据输入时钟个数,完成延迟功能,无需电阻电容元件,通过数字设计top-down流程即可实现。主要可以分为以下3种实现方式1.D触发器级联方法,如图1所示。该方法中,包括N个级联的D触发器,每级D触发器的反向输出端QN连接至该级输入端D,同时该D触发器输出端Q与下一级D触发器的时钟输入端CK相连,第一级D触发器时钟输入端CK连接至时钟输入端口 CLK...
注意:该技术已申请专利,请尊重研发人员的辛勤研发付出,在未取得专利权人授权前,仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权,增加技术思路,做技术知识储备,不适合论文引用。
该类技术注重原理思路,无完整电路图,适合研究学习。