技术编号：9523234
提示：您尚未登录，请点 登 陆 后下载，如果您还没有账户请点 注 册 ，登陆完成后，请刷新本页查看技术详细信息。针对现有的ADS模式的像素结构中，像素电极和公共电极完全重叠，像素电极和公共电极之间的存储电容较高。具体地，参见图1所示的像素结构，其中，在衬底基板11上依次包括公共电极12、绝缘层13、像素电极14，且公共电极12与像素电极14之间重叠区域造成的存储电容较高，从而降低了像素的充电率。综上所述，现有技术中的像素结构，像素电极和公共电极之间的存储电容较大，减小了像素的充电率。发明内容本发明提供了一种像素结构及其制作方法、阵列基板和显示面板，用以减小像素电极和...
注意：该技术已申请专利，请尊重研发人员的辛勤研发付出，在未取得专利权人授权前，仅供技术研究参考不得用于商业用途。
该专利适合技术人员进行技术研发参考以及查看自身技术是否侵权，增加技术思路，做技术知识储备，不适合论文引用。